

# High-Performance FPGA-Based QR Decomposition

Huy Nguyen, James Haupt, Michael Eskowitz, Birol Bekirov, Jonathan Scalera, Thomas Anderson, Michael Vai, and Kenneth Teitelbaum

### HPEC 2005 September 20, 2005

\* This work is sponsored by the Department of the Air Force under Air Force Contract FA8721-05-C-0002. Opinions, interpretations, conclusions, and recommendations are those of the authors and are not necessarily endorsed by the United States Government.

**MIT Lincoln Laboratory** 

HPEC 2005 -1 HTN 10/28/2005



### QR Computation

- C-Language Implementation on FPGA
- Pipelined Linear Array on FPGA
- Summary



## **Adaptive Beamforming in Radar Processing**



HPEC 2005 -3 HTN 10/28/2005



### **Adaptive Weight Computation**

#### Input sample vectors $x_0(n) = x_1(n) = x_2(n) = x_3(n)$ $x_{0,0}(n)$ $x_{0,1}(n)$ $x_{0,2}(n)$ $x_{0,3}(n)$ $c_0(n)_{S_0(n)}$ $c_2(n)$ Results r<sub>ii</sub>(n) $s_2(n)$ computed and stored at array nodes AMF / ACE Weights, Beam = Z $r_{ij}(0) = \begin{cases} \sqrt{\alpha} & i = j \\ 0 & i \neq j \end{cases}$ $\int_{n} r_{ii}(n) = \sqrt{r_{ii}^2(n-1) + |x_{i,i}(n)|^2}$ $c_{i}(n) = \frac{r_{ii}(n-1)}{r_{ii}(n)}$ $s_{i}(n) = \frac{x_{i,i}(n)}{r_{i,i}(n)}$ sv = s when control = 1 $rac{sv = s}{x_out = x_in + s \bullet conj(sv)}$ $Z = x^{H} r^{-1} r^{-1H} v$ $\int r_{ij}(n) = c_i r(n-1) + s_i^* x_{i,j}(n)$ $\langle x_out = x_in + s \bullet conj(s) \rangle$ $AMF = v^{H} r^{-1} r^{-1H} v$ $\int x_{i+1,j}(n) = -s_i r_{ij}(n-1) + c_i x_{i,j}(n)$ $ACF = x^{H} r^{-1} r^{-1H} x$

### **McWhirter Array**

#### **Desirable Properties of McWhirter Array**

- Systolic, high-speed neighbor communication

- QR, Back-substitution, Beamforming can be performed using the same array

- Givens rotation in "voltage-domain" requires smaller word size than "power-domain"

#### Challenges

- Entire array does not fit in FPGA
- Efficiency at most 50%
- QR and BackSolve need different dynamic ranges
- 1/sqrt in boundary nodes difficult to implement
- Op-count higher than Squared Givens and House-Holder methods

**MIT Lincoln Laboratory** 

HPEC 2005 -4 HTN 10/28/2005 - AMF: Adaptive Matched Filter - ACE: Adaptive Coherence Estimate



### **Computation Platform**



- On-board computation eliminates I/O latency
- FPGAs enable high computational throughput
  and power efficiency



**MIT Lincoln Laboratory** 



# Outline

- QR Computation
- C-Language Implementation on FPGA
  - Soft-macro Embedded Processor inside FPGA
  - Measured Performance
- Pipelined Linear Array on FPGA
- Summary



- C program runs on Xilinx's 32-bit MicroBlaze processor macro core
- Software performs Givens-based QR and back substitution to compute the weights
- QR program code resident on FPGA (450 lines of C code)
- Maximum clock rate 100 MHz on Virtex-II
- Floating-point library and floating-point unit available
- Development time 2 3 months, flexible, suitable for rapid prototyping





٠

- Optimization results in 100x speedup for the µBlaze
  - Inclusion of floating-point unit
  - 1/sqrt with Newton's method rather than library call
  - In-line code roll up
  - Integer-to-fltpt conversion and vice versa
  - Next power of 2
- Performance measurement
  - C code with compiler optimization ON
  - Execution time measured on µBlaze,
    G4, and Pentium 4
  - Effectively 10 to 20 clocks per "op"
  - Performance scales with clock rate
  - Multiple µBlaze processors needed to meet system time budget

n	n library call <sup>per sec</sup>									
Si	Time p	er QR		# Processors to meet system requirements						
	Training 5 x chans	µBlaze 100 MHz		G4 733 MHz	Pentium 4 3.6 GHz					
	4 Chans (4 x 20)	759 μs, 5 MFLOPS, 3 units		106 μs, 38 MFLOPS, 1 unit	17 μs, 200 FLOPS, 1 unit					
	8 Chans (8 x 40)	3,833 µs, 7.5 MFLOPS 12 units	<b>)</b> ,	602 μs, 48 MFLOPS, 3 units	90 μs, 300 FLOPS, 1 unit					
	16 Chans (16 x 80)	22,180 µs, 9.8 MFLOPS NA	),	3,890 μs, 56 MFLOPS, 12 units	550 μs, 400 FLOPS, 2 units					

**Effective "ops"** 

- Verification was simple, most time spent on speed optimization
  - Excellent visibility into variable space inside the FPGA
  - Would be excellent wrapper for verifying / customizing high-performance IP cores



# Outline

- QR Computation
- C-Language Implementation on FPGA
- Pipelined Linear Array on FPGA
  - Linear array for Givens computation
  - Weight computation
  - Threshold Floating-point
  - 1/sqrt() using polynomial approximation
  - Pipelining
- Summary



- Linear Array is obtained by folding McWhirter array [Walke et al]
- One row of schedule is implemented in the FPGA
- 100% efficiency, less hardware resources





- Weights, beam outputs, AMF, ACE can be computed by adding a *Beamforming mode* and two additional output nodes
- In *Beamforming mode*, array r is used in computation but not updated



HTN 10/28/2005



### **Threshold Floating Point**





- First-order approximation works well for 1/sqrt in [1, 2]
- Match with double precision computation within +/- lsb/2
  - 16-bit output: need two 256 x 18 tables, one 18 x 18 multiplier, and one 18b adder
  - 24-bit output: need two 4k x 26 tables, one 26 x 26 multiplier, and one 26b adder
- Table sizes appropriate for FPGA implementation
- No iteration required







### **Non-pipelined Schedule**

- Takes 5 clocks to compute
- Wait until done before issuing new input sample
- 2 input samples in 50 clks

#### **Pipelined Schedule**

- Introduce one input every clk
- Spread dependent
  - computation out (> 5 clks)
- Find schedule that is 100% efficient

►	3,7	3,6	1 1 <sup>1</sup>	3,4	2,5	3,7	3,6	1,1	3,4	2,5				
en	1,7	1,6	4,4	1,2	3,5	1,7	1,6	4,4	1,2	3,5				
	4,7	4,6	2,2	4,5	1,3	4,7	4,6	2,2	4,5	1,3				
	2,7	2,6	5,5	2,3	1,4	2,7	2,6	5,5	2,3	1,4				
	5,7	5,6	3,3	1,5	2,4	5,7	5,6	3,3	1,5	2,4				
	3,7	36	1,1	3,4	2,5	3,7	3,6	1,1	3,4	2,5				
X	1,7	1,6	4,4	1,2	3,5	1,7	1,6	4,4	1,2	3,5				
	4,7	4,6	2,2	4,5	1,3	4,7	4,6	2,2	4,5	1,3				
	2,7	2,6	5,5	2,3	1,4	2,7	2,6	5,5	2,3	1,4				
	5,7	5,6	3,3	1,5	2,4	5,7	5,6	3,3	1,5	2,4				
$\setminus$	3,7	3,6	1,1	3,4	25	3,7	3,6	1,1	3,4	2,5				
*	1,7	1,6	4,4	1,2	3,5	1,7	1,6	4,4	1,2	3,5				
	4,7	4,6	2,2	4,5	1,3	4,7	4,6	2,2	4,5	1,3				
	2,7	2,6	5,5	2,3	1,4	2,7	2,6	5,5	2,3	1,4				
	5,7	5,6	3,3	1,5	2,4	5,7	5,6	3,3	1,5	2,4				
	3,7	3,6	1,1	3,4	2,5	3,7	3,6	1,1	3,4	2,5				
	1,7	1,6	4,4	1,2	3,5	1,7	1,6	4,4	1,2	3,5				
	4,7	4,6	2,2	4,5	1,3	4,7	4,6	2,2	4,5	1,3				
	2,7	2,6	5,5	2,3	1,4	2,7	2,6	5,5	2,3	1,4				
	5,7	5,6	3,3	1,5	2,4	5,7	5,6	3,3	1,5	2,4	3,7	3,6	1,1	3,4
	3,7	3,6	1,1	3,4	2,5	3,7	3,6	1,1	3,4	2,5	1,7	1,6	4,4	1,2
nt	1,7	1,6	4,4	1,2	3,5	1,7	1,6	4,4	1,2	3,5	4,7	4,6	2,2	4,5
	4,7	4,6	2,2	4,5	1,3	4,7	4,6	2,2	4,5	1,3	2,7	2,6	5,5	2,3
	2,7	2,6	5,5	2,3	1,4	2,7	2,6	5,5	2,3	1,4	5,7	5,6	3,3	1,5
	5,7	5.6	3.3	1.5	2.4	5,7	5,6	3,3	1,5	2,4				

MIT Lincoln Laboratory

2,5

3,5

1,3 1,4

2.4





### **Non-pipelined Schedule**

- Takes 5 clocks to compute
- Wait until done before issuing new input sample
- 2 input samples in 50 clks

#### **Pipelined Schedule**

- Introduce one input every clk
- Spread dependent computation out (> 5 clks)

							_				1		
5 clks	3,7	3,6	1 1 <sup>1</sup>	3,4	2,5	3,7	3,6	1,1	3,4	2,5			
per step	1,7	1,6	4,4	1,2	3,5	1,7	1,6	4,4	1,2	3,5			
	4,7	4,6	2,2	4,5	1,3	4,7	4,6	2,2	4,5	1,3			
$\langle \rangle$	2,7	2,6	5,5	2,3	1,4	2,7	2,6	5,5	2,3	1,4			
$\setminus$	5,7	5,6	33	1,5	2,4	5,7	5,6	3,3	1,5	2,4			
$\setminus$	3,7	3,6	1 1 <sup>2</sup>	3,4	2,5	3,7	3,6	1,1	3,4	2,5			
	1,7	1,6	4,4	1,2	3,5	1,7	1,6	4,4	1,2	3,5			
$\setminus$	4,7	4,6	2,2	4,5	1,3	4,7	4,6	2,2	4,5	1,3			
	2,7	2,6	5,5	2,3	1,4	2,7	2,6	5,5	2,3	1,4			
ks 🔪	5,7	5,6	3,3	1,5	2,4	5,7	5,6	3,3	1,5	2,4			
	3,7	3,6	1,1	3,4	2,5	3,7	3,6	1,1	3,4	2,5			
• •	1,7	1,6	4,4	1,2	3,5	1,7	1,6	4,4	1,2	3,5			
	4,7	4,6	2,2	4,5	1,3	4,7	4,6	2,2	4,5	1,3			
	2,7	2,6	5,5	2,3	1,4	2,7	2,6	5,5	2,3	1,4			
	5,7	5,6	3,3	1,5	2,4	5,7	5,6	3,3	1,5	2,4			
	3,7	3,6	1,1	3,4	2,5	3,7	3,6	1,1	3,4	2,5			
	1,7	1,6	4,4	1,2	3,5	1,7	1,6	4,4	1,2	3,5			
	4,7	4,6	2,2	4,5	1,3	4,7	4,6	2,2	4,5	1,3			
CIK .	2,7	2,6	5,5	2,3	1,4	2,7	2,6	5,5	2,3	1,4			
	5,7	5,6	3,3	1,5	2,4	5,7	5,6	3,3	1,5	2,4	3.7	3.6	1.1
)	3,7	3,6	1,1	3,4	2,5	3,7	3,6	1,1	3,4	2,5	1.7	1.6	4.4
	1,7	1,6	4,4	1,2	3,5	1,7	1,6	4,4	1,2	3,5	4.7	4.6	2.2
	4,7	4,6	2,2	4,5	1,3	4,7	4,6	2,2	4,5	1,3	2.7	2.6	5.5
	2,7	2,6	5,5	2,3	1,4	2,7	2,6	5,5	2,3	1,4	5.7	5.6	3.3
	5,7	5,6	3,3	1,5	2,4	5,7	5,6	3,3	1,5	2,4	-,,		-,-

3,4 2,5 1,2 3,5 4,5 1,3 2,3 1,4 1,5 2.4

HPEC 2005 -15 HTN 10/28/2005





### **Non-pipelined Schedule**

- Takes 5 clocks to compute
- Wait until done before issuing new input sample
- 2 input samples in 50 clks

#### **Pipelined Schedule**

- Introduce one input every clk
- Spread dependent
  - computation out (> 5 clks)
- Find schedule that is 100% efficien

	3,7	3,6	1,1 <sup>1</sup>	3,4	2,5	3,7	3,6	1,1	3,4	2,5				
n	1,7	1,6	4,4	1,2	3,5	1,7	1,6	4,4	1,2	3,5				
۲	4,7	4,6	2,2	4,5	1,3	4,7	4,6	2,2	4,5	1,3				
	2,7	2,6	5,5	2,3	1,4	2,7	2,6	5,5	2,3	1,4				
	5,7	5,6	33	1,5	2,4	5,7	5,6	3,3	1,5	2,4				
	3,7	3,6	1 1 <sup>2</sup>	3,4	2,5	3,7	3,6	1,1	3,4	2,5				
×	1,7	1,6	4,4	1,2	3,5	1,7	1,6	4,4	1,2	3,5				
	4,7	4,6	2,2	4,5	1,3	4,7	4,6	2,2	4,5	1,3				
	2,7	2,6	5,5	2,3	1,4	2,7	2,6	5,5	2,3	1,4				
	5,7	5,6	3,3	1,5	2,4	5,7	5,6	3,3	1,5	2,4				
$\setminus$	3,7	3,6	1,1 <sup>3</sup>	<mark>3</mark> ,4	2,5	3,7	3,6	1,1	3,4	2,5				
•	1,7	1,6	4,4	1,2	3,5	1,7	1,6	4,4	1,2	3,5				
	4,7	4,6	2,2	4,5	1,3	4,7	4,6	2,2	4,5	1,3				
	2,7	2,6	5,5	2,3	1,4	2,7	2,6	5,5	2,3	1,4				
	5,7	5,6	3,3	1,5	2,4	5,7	5,6	3,3	1,5	2,4				
	3,7	3,6	1,1	3,4	2,5	3,7	3,6	1,1	3,4	2,5				
	1,7	1,6	4,4	1,2	3,5	1,7	1,6	4,4	1,2	3,5				
	4,7	4,6	2,2	4,5	1,3	4,7	4,6	2,2	4,5	1,3				
	2,7	2,6	5,5	2,3	1,4	2,7	2,6	5,5	2,3	1,4				
	5,7	5,6	3,3	1,5	2,4	5,7	5,6	3,3	1,5	2,4	3,7	3,6	1,1	3,4
	3,7	3,6	1,1	3,4	2,5	3,7	3,6	1,1	3,4	2,5	1,7	1,6	4,4	1,2
π	1,7	1,6	4,4	1,2	3,5	1,7	1,6	4,4	1,2	3,5	4,7	4,6	2,2	4,5
	4,7	4,6	2,2	4,5	1,3	4,7	4,6	2,2	4,5	1,3	2,7	2,6	5,5	2,3
	2,7	2,6	5,5	2,3	1,4	2,7	2,6	5,5	2,3	1,4	5,7	5,6	3,3	1,5
	5.7	5.6	3.3	1.5	2.4	5,7	5.6	3,3	1.5	2,4				

MIT Lincoln Laboratory

2,5

3,5

1,3

1,4

2.4





### **Non-pipelined Schedule**

- Takes 5 clocks to compute
- Wait until done before issuing new input sample
- 2 input samples in 50 clks

#### **Pipelined Schedule**

- Introduce one input every clk
- Spread dependent
  - computation out (> 5 clks)
- Find schedule that is 100% efficient

	3,7	3,6	1,1 <sup>1</sup>	<mark>3</mark> ,4	2,5	3,7	3,6	1,1	3,4	2,5				
n	1,7	1,6	4,4	1,2	3,5	1,7	1,6	4,4	1,2	3,5				
	4,7	4,6	2,2	4,5	1,3	4,7	4,6	2,2	4,5	1,3				
	2,7	2,6	5,5	2,3	1,4	2,7	2,6	5,5	2,3	1,4				
	5,7	5,6	33	1,5	2,4	5,7	5,6	3,3	1,5	2,4				
	3,7	3,6	1 1 <sup>2</sup>	3,4	2,5	3,7	3,6	1,1	3,4	2,5				
۱	1,7	1,6	4,4	1,2	3,5	1,7	1,6	4,4	1,2	3,5				
	4,7	4,6	2,2	4,5	1,3	4,7	4,6	2,2	4,5	1,3				
	2,7	2,6	5,5	2,3	1,4	2,7	2,6	5,5	2,3	1,4				
	5,7	5,6	3,3	1,5	2,4	5,7	5,6	3,3	1,5	2,4				
	3,7	3,6	1,1 <sup>3</sup>	<mark>3</mark> ,4	2,5	3,7	3,6	1,1	3,4	2,5				
4	1,7	1,6	4,4	1,2	3,5	1,7	1,6	4,4	1,2	3,5				
	4,7	4,6	2,2	4,5	1,3	4,7	4,6	2,2	4,5	1,3				
	2,7	2,6	5,5	2,3	1,4	2,7	2,6	5,5	2,3	1,4				
	5,7	5,6	33	1,5	2,4	5,7	5,6	3,3	1,5	2,4				
	3,7	3,6	1 1 <sup>4</sup>	<mark>3</mark> ,4	2,5	3,7	3,6	1,1	3,4	2,5				
	1,7	1,6	4,4	1,2	3,5	1,7	1,6	4,4	1,2	3,5				
	4,7	4,6	2,2	4,5	1,3	4,7	4,6	2,2	4,5	1,3				
	2,7	2,6	5,5	2,3	1,4	2,7	2,6	5,5	2,3	1,4				
	5,7	5,6	3,3	1,5	2,4	5,7	5,6	3,3	1,5	2,4	3,7	3,6	1,1	3,4
	3,7	3,6	1,1	3,4	2,5	3,7	3,6	1,1	3,4	2,5	1,7	1,6	4,4	1,2
t	1,7	1,6	4,4	1,2	3,5	1,7	1,6	4,4	1,2	3,5	4,7	4,6	2,2	4,5
	4,7	4,6	2,2	4,5	1,3	4,7	4,6	2,2	4,5	1,3	2,7	2,6	5,5	2,3
	2,7	2,6	5,5	2,3	1,4	2,7	2,6	5,5	2,3	1,4	5,7	5,6	3,3	1,5
	5,7	5,6	3,3	1,5	2,4	5,7	5,6	3,3	1,5	2,4				

<mark>4,5</mark> 2,3 1,3 1,4 1,5 2.4

2,5

3,5

HPEC 2005 -17 HTN 10/28/2005



2,5

3,5

1,3

1,4

2.4

2.5

3,5

1,3

1,4

2,4

2,5

3.5

1,3

1,4

2,4

2,5

3,5

1,3

1,4

2,4

2,5

3,5

1.3

1,4

2.4

1,7

4,7

2,7

5,7

1,6

4,6

2,6

5,6

3,7

1,7

4,7

2,7

**- -**

3,6

1,6

4,6

2,6

1,1

4,4

2,2

5,5

2 2

4,4

2,2

5,5

3,3

1,2

4,5

2,3

1,5

3,5

1,3

1,4

3,4

1,2

4,5

2,3

2,5

3,5

1,3

1,4

1 11

4,4

2,2

5,5

33

4,4

2,2

5,5

33

1.13

4,4

2,2

5,5

3,3

111

4,4

2.2

5,5

3\_3\_

1115

4,4

2,2

5,5

3,3

3,4

1,2

4,5

2,3

1,5

3,4

1,2

4,5

2,3

1,5

3.4

1.2

4,5

2,3

1,5

1,2

4,5

2,3

1,5

3,4

1,2

4,5

2,3

1,5

.4

3,7

1,7

4,7

2,7

5.7

3,7

1,7

4,7

2,7

5,7

3,7

1.7

4,7

2,7

5,7

3.7

1.7

4,7

2,7

5,7

3,7

1,7

4.7

5,7

3,6

1,6

4,6

2,6

5,6

3,6

1,6

4,6

2,6

5,6

3,6

1.6

4,6

2,6

5,6

3,6

1,6

4,6

2,6

5,6

3,6

1,6

4,6

2,6

5,6



### **Non-pipelined Schedule**

- Takes 5 clocks to compute
- Wait until done before issuing new input sample
- 2 input samples in 50 clks

#### **Pipelined Schedule**

- Introduce one input every clk
- Spread dependent
  - computation out (> 5 clks)
- Find schedule that is 100% efficient
- 10 input samples in 50 clks
- Non-trivial when number of channel 2,7
- is different than pipe depth

HPEC 2005 -18 HTN 10/28/2005

5,7	5,0	, з <mark>., з</mark>	1,5	2,4	
3,7	3,6	1,1 <sup>7</sup>	<mark>3,4</mark>	2,5	
1,7	1,6	4,4	1,2	3,5	
4,7	4,6	2,2	4,5	1,3	
2,7	2,6	5,5	2,3	1,4	
5,7	5,6	3 <mark>3</mark>	1,5	2,4	
3,7	3,6	1,1 <sup>8</sup>	<mark>3,4</mark>	2,5	
1,7	1,6	4,4	1,2	3,5	
4,7	4,6	2,2	4,5	1,3	
2,7	2,6	5,5	2,3	1,4	
5,7	5,6	3 <mark>,3</mark>	1,5	2,4	Array 100% efficie
3,7	3,6	1,1 <sup>9</sup>	<mark>3,4</mark>	2,5	after 10 * 5 = 50 cl
1,7	1,6	4,4	1,2	3,5	/
4,7	4,6	2,2	4,5	1,3	
2,7	2,6	5,5	2,3	1,4	
5,7	5,6	3,3	1.5	2,4	3,7 3,6 <b>1</b> 3,4
3,7	3,6	1,1 <sup>0</sup>	34	2,5	1.7 1.6 4.4 1.2

ent locks





### **Array Performance**

	Training 5 x channels	Virtex-II 8000 80 MHz clock (not fully optimized)					
vveig	nt computation for 1 Beam	No pipeline	Pipeline by 16				
4 Chans (4 x 20)	300 ops per sample 20 samples for QR 6 samples flushing per beam	1 Msps 300 MOPS 26 us refresh 25% Resources	[16 Msps estimated] [4.8 GOPS] [1.7 us] 35% Resources				
8 Chans (8 x 40)	900 ops per sample 40 samples per QR 10 samples flushing per beam	0.5 Msps 500 MOPS 90 us refresh 35% Resources	[8 Msps] [8 GOPS] [6 us] 45% Resources				
16 Chans (16 x 80)	3060 ops per sample 80 samples per QR 18 samples flushing per beam	0.3 Msps 900 MOPS 333 us refresh 60% Resources	[6 Msps] [14.4 GOPS] [21 us] 70% Resources				

\*Op counts are for 5-chan, 9-chan, and 17-chan arrays with 1 weight computation node \*Large multipliers are implemented with 17-bit built-in multipliers and logic slices

- Non-pipelined refresh rate is 26 us for 4 channels, and 333 us for 16 channels
- Non-pipelined 16-channel array is 1.7x faster than 3.6 GHz Pentium4, 12x 700 MHz G4
- Pipelined version expected to be 16 times faster



- QR Computation
- C-Language Implementation on FPGA
- Pipelined Givens Linear Array on FPGA
- Summary



## **QR & Weight Computation Summary**



- Linear array throughput increases with # channels due to available capacity on chip
- Linear array has best computational density (GOPS/L) and efficiency (GOPS/W)
- All processors are close in computational density and efficiency



- QR Decomposition is widely used in scientific applications.
  Radar adaptive beam-forming requires high-speed QR
- Software-based MicroBlaze Embedded Microprocessor
  - Single-chip implementation with multiple cores can outperforms G4
  - Similar computational density and efficiency as G4 and Pentium4
  - \*QR program not hand-coded for G4 Altivec or Pentium MMX or MicroBlaze
- Linear array for Givens computation
  - Two orders of magnitude better than programmable processors in computational density
  - One order of magnitude better than programmable processors in computational efficiency